PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-025682

(43)Date of publication of application: 29.01.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 10-048162

(71)Applicant : HITACHI LTD

(22)Date of filing:

27.02.1998


(72)Inventor: MIWA HITOSHI

KOTANI HIROAKI

(54) MULTILEVEL MEMORY AND SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multilevel storage type non-volatile memory in a minimum possible circuit scale, and highly accurate and high speed writing, reading, and erasing operation can be performed. SOLUTION: This storage device is constituted so that a threshold value of a memory cell is set to three steps or more, while data of two bits or more are stored in one memory cell by varying a level of a work line by two steps or more. In this case, this device is provided with binary data registers REG1, REG2 holding inputted writing data, a data conversion logic circuit 11 performing a prescribed operation for plural bits of inputted data and converting them into multilevel data in accordance with their combination, and an inverse conversion logic circuit 14 converting multilevel data read out from a memory cell into the original binary data.



LEGAL STATUS

[Date of request for examination]

29.06.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2923643

[Date of registration]

07.05.1999

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-25682

(43)公開日 平成11年(1999)1月29日 1

(51) Int.Cl.6

G11C 16/02

識別記号

FΙ

G11C 17/00

641

611E

請求項の数20 OL (全 29 頁)

(21)出願番号

特顧平10-48162

(62)分割の表示

特願平8-523401の分割

(22)出願日

平成7年(1995)11月7日

(71)出願人 000005108

審査請求 有

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 三輪 仁

東京都青梅市新町769番地

(72)発明者 小谷 博昭

東京都青梅市友田町5丁目519番地9


(74)代理人 弁理士 大日方 官雄

(54) 【発明の名称】 多値メモリおよび半導体記憶装置

(57)【要約】

【課題】 回路の規模の増大を最少に抑え、かつ短時間 で高精度の書込み、読み出し、消去動作を実現可能な多 値記憶型不揮発性記憶装置を提供する。

【解決手段】 メモリセルのしきい値を3段階以上に設 定するとともに、ワード線のレベルを2段階以上に変化 させてメモリセルの読み出しを行なうことで一つのメモ リセルに2ビット以上のデータを記憶させるように構成 された不揮発性記憶装置において、入力された書き込み データを保持するバイナリデータレジスタ (REG1, REG2)と、入力されたデータの複数ビットに対して 所定の演算を実行しそれらの組合わせに応じた多値デー タに変換するデータ変換論理回路(11)と、メモリセ ルより読み出された多値データを元のバイナリデータに 変換する逆変換論理回路(14)とを設けるようにし た。



(2)

特開平11-25682

1

【特許請求の範囲】

【請求項1】 メモリセルのしきい値を3段階以上に設 定するとともに、ワード線のレベルを2段階以上に変化 させてメモリセルの読み出しを行なうことで一つのメモ リセルに2ビット以上のデータを記憶させるように構成 された不揮発性記憶装置であって、入力された書き込み データを保持するバイナリデータレジスタと、入力され たデータの複数ビットに対して所定の演算を実行しそれ らの組合わせに応じた多値データに変換するデータ変換 元のバイナリデータに変換する逆変換論理回路とを備え てなることを特徴とする不揮発性記憶装置。

【請求項2】 上記多値データをメモリアレイ内の選択 されたメモリセルに書き込み電圧を変更しつつ順次書き 込ませる制御回路を備えてなることを特徴とする請求項 1 に記載の不揮発性記憶装置。

【請求項3】 書込みベリファイ及び読み出し動作のワ ード線電圧は、消去のためのワード線電圧に最も近い設 定された電圧から遠ざかる方向に、順次変更することを 特徴とする請求項1または2に記載の不揮発性記憶装 置。

【請求項4】 メモリセルのしきい値を3段階以上に設 定するとともに、ワード線のレベルを2段階以上に変化 させてメモリセルの読み出しを行なうことで一つのメモ リセルに2ビット以上のデータを記憶させるようにされ た不揮発性記憶装置に接続されるコントロール装置であ って、書き込みデータを保持するバイナリデータレジス タと、入力されたデータの複数ビットに対して所定の演 算を実行しそれらの組合わせに応じた多値データに変換 するデータ変換論理回路と、上記不揮発性記憶装置より 読み出された多値データを元のバイナリデータに変換す る逆変換論理回路とを備えてなることを特徴とする不揮 発性記憶装置のコントロール装置。

【請求項5】 メモリセルのしきい値を2段階以上に設 定するとともに、ワード線のレベルを2段階以上に変化 させてメモリセルの読み出しを行なうことで一つのメモ リセルに2ビット以上のデータを記憶させるように構成 された不揮発性記憶装置であって、入力された書き込み データを保持する第1のバイナリデータレジスタと、入 力されたデータの複数ビットに対して所定の演算を実行 40 しそれらの組合わせに応じた多値データに変換するデー タ変換論理回路と、メモリセルより読み出されたデータ を保持する第2のバイナリデータレジスタを有し、メモ リセルより読み出された多値データを元のバイナリデー タに変換する逆変換論理回路とを備えてなることを特徴 とする不揮発性記憶装置。

【請求項6】 上記多値データをメモリアレイ内の選択 されたメモリセルに書き込み電圧を変更しつつ順次書き 込ませる制御回路を備えてなることを特徴とする請求項 5 に記載の不揮発性記憶装置。

【請求項7】 書込みベリファイ及び読み出し動作のワ ード線電圧は、消去のためのワード線電圧に最も近い設 定された電圧から遠ざかる方向に、順次変更することを 特徴とする請求項5または6に記載の不揮発性記憶装 置。

2

【請求項8】 メモリセルのしきい値を2段階以上に設 定するとともに、ワード線のレベルを2段階以上に変化 させてメモリセルの読み出しを行なうことで一つのメモ リセルに2ビット以上のデータを記憶させるようにされ 論理回路と、メモリセルより読み出された多値データを 10 た不揮発性記憶装置に接続されるコントロール装置であ って、書き込みデータを保持する第1のバイナリデータ レジスタと、入力されたデータの複数ビットに対して所 定の演算を実行しそれらの組合わせに応じた多値データ に変換するデータ変換論理回路と、上記不揮発性記憶装 置より読み出されたデータを保持する第2のバイナリデ ータレジスタを有し、上記不揮発性記憶装置より読み出 された多値データを元のバイナリデータに変換する逆変 換論理回路とを備えてなることを特徴とする不揮発性記 憶装置のコントロール装置。

> 【請求項9】 電気的に書込み消去が可能とされ、3つ 20 の記憶状態 "0"、"1"、"2"を保持し得る複数の メモリセルを有するメモリアレイと、

該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、 該書込み回路は、上記メモリセルに記憶状態"2"を保 持させる際には、記憶状態を"1"とするための書込み 動作を行なった後、更に、記憶状態" 1 "から記憶状態 "2"とするための書込み動作を行なうことを特徴とす る半導体記憶装置。

【請求項10】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態"0"、"1" "2"を保持し得る複数のメモリセルを有するメモリア レイと、

該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、 上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存

上記書込み回路は、上記メモリセルに記憶状態"2"を 保持させる際には、記憶状態を"1"とするための書込 み動作を行なった後、更に、記憶状態"1"から記憶状 態"2"とするための書込み動作を行なうことを特徴と する半導体記憶装置。

【請求項11】 上記書込み回路は、"0"の状態にあ る複数のメモリセルに情報を記憶する際には、該"0" の状態にある複数のメモリセルの一部のみを"1"の状 態に変化させた後、"1"の状態にある複数のメモリセ ルの一部のみを"2"の状態に変化させるための書込み 動作を行なうことを特徴とする請求項10に記載の半導 50 体記憶装置。

(3)

3

【請求項12】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態 "0"、"1"、 "2"を保持し得る複数のメモリセルを有するメモリア レイと、

該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、 上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存 在し、

ルに情報を記憶する際には、該"0"の状態にある複数 のメモリセルの一部のみを"1"の状態に変化させた 後、"0"の状態にある複数のメモリセルの一部のみを "2"の状態に変化させるための書込み動作を行なうと とを特徴とする半導体記憶装置。

【請求項13】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態"0"、"1"、 "2"を保持し得る複数のメモリセルを有するメモリア レイと、

該複数のメモリセルの記憶状態を変更するために上記メ 20 モリセルに書き込み動作を行なう書込み回路とを備え、 上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存

上記書込み回路は、"0"の状態にある複数のメモリセ ルに情報を記録して、"0"、"1"、"2"が混在す る状態にする際には、少なくとも2回の書込み動作を行 なうことを特徴とする半導体記憶装置。

【請求項14】 上記少なくとも2回の書込み動作の間 徴とする請求項13に記載の半導体記憶装置。

【請求項15】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態"0"、"1"、 "2"を保持し得る複数のメモリセルを有するメモリア

レイと、 該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、

上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存 在し、

上記書込み回路は、"0"の状態にある複数のメモリセ ルに情報を記録して、"0"、"1"、"2"が混在す る状態にする際には、

上記"0"の状態にあるメモリセルを"1"の状態に変 化させる第1の書込み動作と、"1"の状態にあるメモ リセルを "2"の状態に変化させる書込み動作をこの順 に行なうことを特徴とする半導体記憶装置。

【請求項16】 上記第1の書込み動作と第2の書込み 動作の間に、第1のベリファイ動作を行ない、上記第2 を特徴とする請求項15に記載の半導体記憶装置。

【請求項17】 上記第1のベリファイ動作と第2のベ リファイ動作はメモリセルのしきい値を検出するための しきい値が異なることを特徴とする請求項16に記載の 半導体記憶装置。

【請求項18】 少なくとも3つのしきい値電圧によっ て3つの異なる記憶状態を保持する複数のメモリセルを 有するメモリアレイと、

該複数のメモリセルの記憶状態に対応するデータを保持 上記書込み回路は、"0"の状態にある複数のメモリセ 10 するためのデータ保持回路と、該データ保持回路の内容 に応じて上記メモリセルに書き込み動作を行なう書込み 回路とを備え、

> 上記書込み回路は、上記メモリセルを第1のしきい値電 圧に設定する際には1つのベリファイ電圧でベリファイ 動作を行ない、第2のしきい値電圧に設定する際には複 数のベリファイ電圧でベリファイ動作を行なうことを特 徴とする半導体記憶装置。

> 【請求項19】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態"0"、"1"、

"2"を保持し得る複数のメモリセルを有するメモリア レイと、

該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、 上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存 在し.

上記書込み回路は、"0"の状態にある複数のメモリセ ルに情報を記録して、"0"、"1"、"2"が混在す る状態にする際には、

に、少なくとも1回のベリファイ動作を行なうことを特 30 上記メモリセルが"1"の状態にあるかどうかを確認す る第1のベリファイ動作と、上記メモリセルが"2"の 状態にあるかどうかを確認する第2のベリファイ動作を この順に行なうことを特徴とする半導体記憶装置。

> 【請求項20】 電気的に書込み消去が可能とされ、3 つのしきい値により3つの記憶状態"0"、"1"、 "2"を保持し得る複数のメモリセルを有するメモリア レイと、

> 該複数のメモリセルの記憶状態を変更するために上記メ モリセルに書き込み動作を行なう書込み回路とを備え、

40 上記"1"に対応するしきい値は、上記"0"に対応す るしきい値と上記"2"に対応するしきい値との間に存 在し、

上記"0"の状態にある複数のメモリセルに情報を記録 して、"0"、"1"、"2"が混在する状態にする際 には、

上記メモリセルが"1"の状態にあるかどうかを確認す る第1のベリファイ動作と、上記メモリセルが"2"の 状態にあるかどうかを確認する第2のベリファイ動作を 行ない、

の書込み動作の後に第2のベリファイ動作を行なうこと 50 上記 "0"、"1"、"2"が混在する状態にあるメモ

(4)

リアレイから記憶状態を読み出す際には、

上記メモリセルの"1"の状態を読み出す第1の読み出 し動作と、上記メモリセルの"2"の状態を読み出す第 2の読み出し動作を行ない、

上記第1の読み出し動作には第1の電圧を用い、上記第 1のベリファイ動作には第2の電圧を用い、上記第2の 読み出し動作には第3の電圧を用い、上記第2のベリフ ァイ動作には第4の電圧を用い、

上記第1~第4の電圧は大きい順または小さい順に設定 するようにしたことを特徴とする半導体記憶装置のアク 10 セス方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、半導体記憶装置さら には不揮発性半導体記憶装置における多値情報の記憶方 式に適用して特に有効な技術に関し、例えば複数の記憶 情報を電気的に一括消去可能な不揮発性記憶装置(以 下、単にフラッシュメモリという)に利用して有効な技 術に関するものである。

[0002]

【従来の技術】フラッシュメモリは、FAMOSと同様 にコントロールゲートおよびフローティングゲートを有 する不揮発性記憶素子をメモリセルに使用しており、1 個のトランジスタでメモリセルを構成することができ る。かかるフラッシュメモリにおいては、書き込み動作 では、図12に示すように不揮発性記憶素子のドレイン 電圧を5 V程度にし、コントローゲートが接続されたワ ード線を-10V程度にすることにより、トンネル電流 によりフローティングゲートから電荷を引き抜いて、し では、図13に示すように、P型半導体領域pwell を-5 V程度にし、上記ワード線を10 V程度にしてト ンネル電流を発生させてフローティングゲートに負電荷 を注入してしきい値を高い状態(論理"1")にする。 これにより1つのメモリセルに1ビットのデータを記憶 させるようにしている。

【0003】ところで、記憶容量を増大させるために1 メモリセル中に2ビット以上のデータを記憶させる、い わゆる「多値」メモリの概念が提案されている。との多 値メモリに関する発明としては、特開昭59-1216 40 96号などがある。

[0004]

【発明が解決しようとする課題】従来のフラッシュメモ リでは、隣接ビットへの書込み・読み出し・消去動作に 伴い生じる弱い書込み等 (ディスターブ) 及び自然リー ク(リテンション) によりしきい値のばらつきが増大 し、論理"0"、論理"1"に対応するしきい値のばら つき分布形状の半値幅(図3に示されているような山型 のばらつき分布のピーク値の1/2の位置での幅)が時 のLSIの電源電圧の低電圧化に伴い、メモリセルのし

きい値電圧は、ばらつき分布形状の経時的広がりにより 読出し電圧に対する電圧余裕範囲を越えてしまい、誤動 作が起こり得るという問題点があることを本発明者は発 見した。 【0005】特に、しきい値の差異により複数ビットの

データを一つの記憶素子に記憶させる多値メモリにおい ては、各データに対応するしきい値電圧の差は小さいの で、上記問題点は顕著となる。さらに、フラッシュメモ リにあっては、不揮発性記憶装置固有の消去及び書込み ベリファイ動作があるため、多値メモリ固有の処理時間 及び回路規模は最小限に抑制すべきであるという技術的 課題がある。

【0006】この発明の目的は、回路の規模の増大を最 少に抑え、かつ短時間で高精度の書込み、読み出し、消 去動作を実現可能な多値記憶型不揮発性記憶装置を提供 するととにある。

【0007】との発明の他の目的は、しきい値のばらつ き分布形状を急峻化させる方法およびこれによって低電 20 圧での安定した動作が可能な不揮発性記憶装置を提供す るととにある。

【0008】との発明の前記ならびにほかの目的と新規 な特徴は、本明細書の記述及び添付図面から明らかにな るであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものを概要を簡単に説明すれば、下 記のとおりである。すなわち、

(1) しきい値に応じて情報を記憶するようにされたメ きい値電圧が低い状態(論理"0")にする。消去動作 30 モリセル(記憶素子)を備えた不揮発性記憶装置におい て、データ書き込み時には複数ビットのデータをデータ 変換論理回路によりそのビットの組合せに応じたデータ (多値データ) に変換して、変換されたデータをメモリ アレイのビット線に接続されたラッチ回路に順次転送 し、該ラッチ回路に保持されたデータに応じて書き込み パルスを生成して選択状態のメモリセルに印加すること で、多値データに対応したしきい値を有する状態にさせ るとともに、データ読み出し時には読み出し電圧をそれ ぞれのしきい値の中間に変化させてメモリセルの状態を 読み出して多値データを記憶するレジスタに転送させて 保持させ、該レジスタに記憶された多値データに基づい て逆データ変換論理回路により元のデータを復元させる ようにしたものである。

(2)メモリアレイ内のメモリセルに対して弱い消去動 作を実行した後、ワード線を読み出しレベルよりも低く かつベリファイレベルよりも高いしきい値を有するメモ リセルを検出して該メモリセルのしきい値がベリファイ 電圧よりも低い値になるように書込みを実行すること で、各入力データに対応して書き込まれたメモリセルの 間の経過とともに大きくなることが知られている。今後 50 しきい値電圧のばらつき分布形状の広がりを狭くするよ

特開平11-25682

7

うにしたものである。

【0010】上記した(1)の手段によれば、メモリアレイの周辺回路規模を比較的小さく押さえることができるとともに、書込み動作においては、ワード線のベリファイ電圧値を消去のためのワード線電圧に近い側から遠ざかる方向に所定の値だけ順次変更する(図3(1)→(4)参照)ことにより、書込みパルスの総数すなわち書込み時間は、ベリファイ電圧をランダムに設定する多値フラッシュメモリの方式に比べて小さくすることができ、短時間での書込み動作が実現できる。

【0011】また、上記(2)の手段により、ディスターブやリテンション等により広がったメモリセルのしきい値電圧のばらつき分布形状を書込み完了直後とほぼ同等の急峻な形状に戻すことができる。

[0012]

【発明の実施の形態】以下、本発明をフラッシュメモリ に適用した場合についてその実施例を図面を用いて説明 する。図1は、外部から入力される記憶すべきデータとメモリセルに記憶される多値データとの変換方式を、ま た図2は多値データから元のデータを復元する逆変換方 20 式を示すものである。

【0013】図1には、特に限定されないが、1メモリセル(1記憶素子)に2ビットすなわち"00"、"01"、"10"、"11"の何れかを記憶させる場合の変換方式の例が示されている。図1(1)における第1のバイナリデータである"a"と第2のバイナリデータである"b"との組み合わせは4種類有り、各組合せは図1(2)に示す3種類の論理演算(aNANDb)。(NOTb)、(aNORb)を実施することにより、4つのビットのうち"1"の個数が0個、1個、2個、3個という4種類の4値データに変換される。

【0014】 ことで、上記の演算結果による"1"の個数だけ記憶素子に対して書込み動作すなわち書込みパルスの印加をすれば、各記憶素子のしきい値が書込み回数に応じて、図1(3)に示すように4通りになり、2ビットデータを1メモリセルに書き込むことができる。メモリアレイ内の複数の記憶素子に対して、"00"、

"01"、"10"、"11"のデータをそれぞれ同数 ずつ記憶させる場合の各記憶素子のしきい値分布の変化 の様子が図3に示されている。

【0015】図2はデータ読み出し原理を示すものである。ワード線の読み出し電圧を、3段階(図3の各しきい値分布の中間の値)に変化させることにより、同一メモリセルから3種のデータ、"c"、"d"、"f"を順次読み出すことができる。そこで、読み出されたデータに対して論理演算(d*NAND f)NAND c*を実施することで書き込まれた2ビットのデータのうち一方(a)を復元することができる。また、読み出されたデータのうちdは、そのままで書き込みデータbと一致する。なお、d*, c*はd, cの反転信号を表わす。

【0016】図4には、図1および図2に示した多値データへの変換および逆変換の具体的回路構成の一例が示されている。データ書込みに際して、外部から多値フラッシュメモリへ供給された2nビット長のデータは、スイッチSW1を介してデータ幅がnビットである2つのバイナリデータレジスタREG1、REG2にシリアルに格納される。このとき、特に制限されないが、外部から供給されるクロックCLK1により動作されるフリップフロップFF1の出力により上記スイッチSW1が切り換えられるとともに、分周回路DVDでクロックCLK1で分周して得られたCLK1の2倍の周期のクロックCLK1が切換え回路CHGを介して供給されこのクロックCLK1に同期してバイナリデータレジスタREG1、REG2がシフトされることにより、入力デ

8

【0017】第1のバイナリデータレジスタREG1に格納されたデータ "a"と第2のバイナリデータレジスタREG2に格納されたデータ "b"は、内部のクロック生成回路30から切換え回路CHGを介して供給されるクロックCLK2に同期してシフトされ、図1(2)の演算を行うデータ変換論理回路11に1ビットずつ供給され、所定の論理演算後にスイッチSW2を経てメモリアレイ12の一側に設けられているnビット長のセンスラッチ回路13に順次転送され、メモリアレイ12内のメモリセルへの書き込みが実行される。この書き込み動作については後に詳しく説明する。

ータは1ビットずつ交互にバイナリデータレジスタRE

G1, REG2 に格納される。

【0018】上記切換え回路CHGは、メモリ内部の制御を司るシーケンサ18からの制御信号によってデータ30入力時にはクロックCLK1をバイナリデータレジスタREG1、REG2に供給し、センスラッチ13との間のデータ転送の際にはクロック生成回路30からのクロックCLK2をバイナリデータレジスタREG1、REG2に供給するように切り換え制御される。

【0019】上記データ変換論理回路(データ書込み用演算回路)11は、上記バイナリデータレジスタREG1、REG2内のデータa、bをそれぞれ入力端子に受け(aNANDb)の演算を行なうようにされたNANDゲートG1および(aNORb)の演算を行なうNO40 RゲートG2と、上記バイナリデータレジスタREG2のデータbを入力端子に受け(NOTb)の演算を行なうインバータG3とから構成され、スイッチSW2はこれらの論理ゲートG1、G2、G3のいずれかの出力信号を選択して上記センスラッチ回路13へ供給するように構成されている。

【0020】一方、データ読出しに際して、メモリアレイ12内の1本のワード線が読み出し電圧レベルにされることに応じてビット線上に出現した読み出しデータ "c"は、上記センスラッチ回路13により増幅されて50 ラッチされ、内部のクロックCLK2に同期してスイッ

チSW3を介して前記バイナリデータレジスタREG1 にシリアル転送される。次に、読み出し電圧レベルを変 更してセンスラッチ回路13に読み出されたデータ "d" はスイッチS♥3を介して前記バイナリデータレ ジスタREG2にシリアル転送される。さらに、読み出 し電圧レベルを変更してセンスラッチ回路13に読み出

されたデータ "f" はスイッチSW3を介して逆変換論 理回路14にシリアル転送される。このとき、バイナリ データレジスタREG1, REG2は、クロックCLK 2に同期してシフトされる。ただし、データ読出し時の 10 クロックCLK2の周期はデータ書込み時のクロックC LK2の周期よりも短くて良い。クロックCLK2の周 期は、シーケンサ18からの制御信号によってクロック 生成回路30が決定して生成することができる。ワード 線読み出しレベルの変更もシーケンサ18からの制御信 号に従って行われる。

【0021】上記逆変換論理回路(データ読出し用演算 回路) 14は、上記バイナリデータレジスタREG2か ら出力されるデータを入力とするインバータG11と、 該インパータG11との出力と上記センスラッチ回路1 3からの転送データを直接入力端子に受けるようにされ たNANDゲートG12と、上記バイナリデータレジス タREG1から出力されたデータを遅延させて所定のタ イミングで出力する遅延回路DLYと、該遅延回路DL Yの出力を反転するインバータG13と、該インバータ G13の出力と上記NANDゲートG12の出力とを入 力とするNANDゲートG14とにより構成され、上記 パイナリデータレジスタREG1, REG2 に保持され た読み出しデータc、 dおよびセンスラッチ回路13か ら直接転送された読み出しデータ f に対して図2に示し た論理演算(d* NAND f)NAND c*を実施す る。この 演算結果は、スイッチSW1を介してデータ 入出力端子I/Oへ出力される。

【0022】このようにして1ビットのデータが出力さ れると同時に、上記バイナリデータレジスタREG2が シフトされて保持されていたデータ "d" (=b)の1 ビットが出力される。このとき、バイナリデータレジス タREG1、REG2のシフト動作はクロックCLK2 に同期して行われる。次に、再び上記バイナリデータレ ジスタREG1,REG2からデータ"c","d"の 次のビットが読み出され、センスラッチ回路13から直 接転送された読み出しデータ"f"の次の1ビットに対 して論理演算(d*NAND f)NAND c*を実施す る。以下、上記と同様の動作を繰り返すことで、逆変換 されて元の2ビットに復元されたデータ "a", "b" がデータ入出力端子I/Oより外部へ出力される。

【0023】なお、上記のように、逆変換論理回路14 で逆変換されたデータ "a"を直ちに入出力端子 I/O へ出力させる代わりに、逆変換されたデータ "a"を一

ットについて逆変換が終了した後にバイナリデータレジ スタREG2内のデータと交互に入出力端子I/Oへ出 力させるように構成しても良い。その場合、上記遅延回 路DLYの代わりに、1ビットのラッチ回路を設けるよ うにするのが、望ましい。これによって、バイナリデー タレジスタR E G 1 内のデータ " c " を 1 ビット読み出 してデータ"d", "f"との論理演算を行ない、その 結果をバイナリデータレジスタREG1内の元のビット 位置に書き込むといった操作が簡単に行なえるようにな

10

る。逆変換後のデータを一旦バイナリデータレジスタR EG1, REG2 に格納してから外部へ出力する場合の バイナリデータレジスタREG1、REG2のシフト動 作は、外部からのクロックCLK1に同期して行うよう に構成することができる。

【0024】この実施例のフラッシュメモリは、特に制 限されないが、外部のCPU等から与えられるコマンド を保持するコマンドレジスタ16と、該コマンドレジス タ16に格納されたコマンドをデコードするコマンドデ コーダ17と、該コマンドデコーダ17のデコード結果 20 に基づいて当該コマンドに対応した処理を実行すべく上 記スイッチSW2、SW3等各回路に対する制御信号を 順次形成して出力するシーケンサ18とを備えており、 コマンドが与えられるとそれを解読して自動的に対応す る処理を実行するように構成されている。上記シーケン サ18は、例えばマイクロプログラム方式のCPUの制 御部と同様に、コマンド(命令)を実行するのに必要な 一連のマイクロ命令群が格納されたROM(リードオン リメモリ) からなり、コマンドデコーダ17がコマンド に対応したマイクロ命令群の先頭アドレスを生成してシ ーケンサ18に与えることにより、マイクロプログラム が起動されるように構成されている。

【0025】詳細な書込み手順は図5の書込みフローに 従い、次のように説明される。

【0026】先ず、書込みに先立ち、すべてのメモリセ ルに対して一括消去が行なわれる。これによって、すべ てのメモリセルは、最も高いしきい値(約5 V) 有する ようにされ、書き込みデータとして"11"を記憶した 状態となる(図3(1))。一括消去は、図13に示す ように、ワード線を立ち上げてメモリセルのコントロー ルゲートCGに10V、ビット線を介してドレインに0 V、基板(半導体領域pwell)に-5 Vの電圧を印 加して、フローティングゲートFGに電子を注入すると とにより行なう。上記一括消去は、外部CPUから消去 を指令する消去コマンドがコマンドレジスタ16に書き 込まれることにより実行される。

【0027】なお、図13 (図12, 図14) におい て、psubはp型半導体基板、pwellはメモリセ ルの基体となるp型半導体ウェル領域、nisoはデー タ消去時(負電圧印加時)に基板 p s u b との絶縁をと 旦パイナリデータレジスタREG1に格納し、全てのビ 50 るためのn型半導体アイソレーション領域、p型ウェル

領域pwellの表面のn+はメモリセルのソース、ド レイン領域、p型ウェル領域pwellの表面のp+、 アイソレーション領域niso表面のn+および基板p subの表面のp+は、各半導体領域に電位を与える電 極との接触抵抗を低減するためのコンタクト領域であ る。特に制限されないが、1つのp型ウェル領域には、 128本のようなワード線に接続されたメモリセルが形 成され、このような一つのウェル上に形成された全ての メモリセルの一括消去が可能にされている。また、1つ のp型ウェル領域上のメモリセルに対して、ワード線電 10 位を選択(10V)/非選択(0V)とすることで、ワ ード線単位の消去も可能である。

【0028】一括消去が終了すると、外部のCPUから 書込みコマンドが図4のコマンドレジスタ16に書き込 まれることによりフラッシュメモリは書き込みモードと なる。との書き込みモードにおいて、所定のタイミング で書き込みデータが入力される。すると、フラッシュメ モリは、上記書き込みデータをバイナリデータレジスタ REG1, REG2に取り込んで、2ビットずつ変換論 プS1)。変換は、aNANDb, NOTb (bの反 転)、aNORbの順に行なわれる。変換されたデータ (1回目はaNANDb)は、センスラッチ回路13に 転送される(ステップS2)。

【0029】次のステップS3でバイナリデータレジス タREG1, REG2内のすべてのデータが転送された か否か判定し、転送が終了したと判定すると、外部のC PUから供給されたX(ロウ)系アドレスと図10に示 す内蔵Yアドレスカウンタ33から出力されるY (カラ ム) 系アドレスの"1"に対応したビットのメモリセル に所定のパルス幅の書き込みパルスが印加され、書き込 みが実行される(ステップS4)。書き込みは、図12 に示すように、ワード線を介してコントロールゲートC Gに-10V、ビット線を介してセンス回路からドレイ ンに5V、基板に0Vの電圧を印加することで行なわれ る。なお、このとき非選択のワード線にはVcc(例え は3.3 V)が印加される。これによって、ディスター ブによるしきい値の変動が抑制される。

【0030】次に、書込みレベルに応じたベリファイ電 圧(1回目は約3.5V)が書き込み時に選択状態にさ れたまのワード線に供給され、書き込みパルスが印加さ れたメモリセルの読み出しが行なわれる。充分に書き込 みがなされたメモリセルからは読み出しデータとして "0"が読み出されるが、書き込み不足のメモリセルか らは読み出しデータとして"1"が読み出される。従っ て、読み出されたデータに応じて書き込み終了か書き込 み不足かが判る。ととで書き込みが終了したビットのセ ンスラッチ回路13のデータは"0"に反転される(ス テップS6)。そして、すべてのセンスラッチ回路13

12

"0"になればその回の書き込みは終了するが、1つで もラッチデータが"1"である書き込み不足のメモリセ ルがあれば、ステップS7からS4に戻って"1"に対 応する書き込み不足のメモリセルに対して再び書き込み パルスが印加される。上記ステップS4~S7を繰り返 すことで全てのメモリセルのしきい値が書込みベリファ イ電圧以下に下がるよう書込みパルスが繰り返し印加さ れる。これによって、書き込みのなされたメモリセルは 平均で3.2V程度のしきい値を有するようにされる。 【0031】上記書込みベリファイ動作により全てのメ モリセルへの所望のデータの書込みが完了すると、セン スラッチ回路13のすべてのデータは"0"になるの で、ステップS8へ移行し、すべての書き込みレベルに よる書き込み、すなわちデータ"10", "01", "00"に対する書き込みが終了したか判定する。そし て、終了していなければステップS1に戻り、次の演算 結果(NOTb)に基づく4値データがメモリセルに書 き込まれ、ワード線のベリファイ電圧を変更(2回目は 2. 5 V) してベリファイが行なわれ、書き込みのなさ 理回路11に転送して4値のデータに変換する(ステッ 20 れたメモリセルは平均で2.2V程度のしきい値を有す るようにされる。その後、第3の演算結果(aNOR b) の書込みおよびベリファイ (ベリファイ電圧1.5 V) が実行され、書き込みのなされたメモリセルは平均 で1.2 V程度のしきい値を有するようにされて書込み が終了する。

> 【0032】図6は、上記書込み及び書込みベリファイ 動作時の制御クロックCLK2とセンスラッチ回路13 への書き込みデータおよび選択ワード線電位の波形を示 す。一回目の書き込みでは、第1の演算結果(a NAN Db)をセンスラッチ回路13に転送後、書込みパルス によりラッチの値が"1"である選択されたメモリセル に書き込みがなされる。次に、書込みベリファイ電圧と してワード線に例えば3.5 V程度の電圧を供給し、読 み出されたデータが"0"になっているか否かを判定す る。しきい値が3.5 Vより高い場合は、読み出された データは"1"となり書込み不足であることが分かるの で、読み出しデータが"0"になるまで書込み動作が繰 り返される。次に、第2の演算結果(NOTb)がセン スラッチ回路13に転送され、書込みパルスにより、所 望のメモリセルに書込み動作が開始される。書込みベリ ファイ電圧は、2.5 V程度に設定されており、書き込 み不足になっていないか判定し、不足のときには再書き 込みがなされる。最後に、第3の演算結果(aNOR b)が、センスラッチ回路13に転送され、上記と同様 の手順が行われる。この場合の書込みベリファイ電圧は 1.5 V程度である。

【0033】上述したように、上記実施例においては、 3段階の書込みベリファイのワード線電圧の設定は、消 去レベル(約5ボルト)に最も近く設定されたレベル のラッチデータが"O"になったか否か判定し、オール 50 (3.5V)を起点として、以後消去レベルから違ざか

(8)

る方向に電圧値が順次変わる(3.5 V→2.5 V→ 1.5V)ように制御される。また、上記実施例では、 図7 (B) に示すように、目標とするしきい値が中間も しくは最も低いもの(2.2V, 1.2V)に対して も、最も高いしきい値(3.2V)を目標とするメモリ セルへの書き込みを行なう際に同時に書き込みを行なう ようにしている。これは本発明の特徴の一つである。こ れにより多値データの書込み処理時間の増大を最少に抑 えることができる。

【0034】すなわち、上記した方法以外に書き込み及 10 り得られる。 び書込みベリファイのワード線電圧の設定方法として は、一回目で3種類のしきい値電圧のうち中間のもの (2.2V)を目標として書き込みを行ない、次に一回 目の電圧よりも高いレベル(3.2V)、または低いレ ベル(1.2V)を目標とするように設定を変更する方 法が考えられる。あるいは、図7(A)に示すように、 目標とするしきい値が同一のメモリセルに対してそれぞ れ一括して書き込みを行なう方法が考えられる。しか し、これらの方法は、書込み処理が複雑で時間を要する ィチャージのための時間も増加するため、書込み/ベリ ファイ時間が本実施例よりも大きくなってしまう。

【0035】次に、図8および図9を用いてメモリセル の読み出し動作について説明する。データの読み出し は、図14に示すように、ワード線を立ち上げてメモリ セルのコントロールゲートCGに3.7V.2.7Vま たは1.7 Vのような選択レベルの電圧を、またビット 線を介してドレインに1.5Vの電圧を印加することに より行なう。読み出し動作は、読み出しを指令するコマ ンドがコマンドレジスタ16に書き込まれることにより 実行される。

【0036】読み出し動作が開始されると、まず読み出 しレベルを最も高い3. 7Vに設定してワード線を立ち 上げる(ステップS11)。すると、選択されたメモリ セルにおいて、ワード線読み出し電圧レベルに応じてビ ット線上にデータが出現するので、ビット線レベルをセ ンスラッチ回路 13 により増幅することでデータの読み 出しを行なう(ステップS12)。次に、読み出し動作 が一回目、二回目かまたは三回目であるかによって以後 の処理が分かれる(ステップS13)。すなわち、読み 出し動作が一回目のときは、上記センスラッチ回路13 内の読み出しデータをバイナリデータレジスタREG1 へ転送する(ステップS14)。

【0037】そして、センスラッチ回路13内のすべて の読み出しデータの転送が終了するとステップS 15か らS11へ戻って、読み出しレベルを2. 7Vに設定し て二回目のデータ読出しを行ない、それをバイナリデー タレジスタREG2へ転送する。二回目のデータ読み出 しおよび転送が終了すると、読み出しレベルを1. 7 V

14

S13からS16へ移行して読み出しデータを直接逆変 換論理回路14に転送する。また、上記バイナリデータ レジスタREG1、REG2に保持されているデータを それぞれ1ビットずつ逆変換論理回路14へ転送し、と とで4値データを2ビットに変換する論理演算を行なう (ステップS17)。そして、センスラッチ回路13内 のすべてのデータの転送、変換が終了するまで、上記手 順(S16~S18)を繰り返し、読み出し動作が終了 する。上記データ変換は図2の演算を実行することによ

【0038】図9には、上記手順に従った読み出し動作 中における制御クロックCLK2とセンスラッチ回路1 3から転送されるデータおよびワード線の読み出しレベ ルのタイミングが示されている。外部から読み出しコマ ンドおよびアドレスが与えられると、読み出し動作が開 始され、まず第1の読み出しレベル(3.7V)が設定 されてワード線が立ち上げられることにより、ビット線 上にデータが出現する。第1のワード線レベルである 3. 7 V により出現したデータ "c" はセンスラッチ回 こと、またワード線電圧を変更するためのチャージ/デ 20 路13により読み出され、センスラッチのデータ長であ るnビットと同一のデータ幅を有する第1のバイナリデ ータレジスタREG1にデータが転送される。次に、ワ ード線電圧レベルを所定の値だけ下げて第2の読み出し レベル2. 7 V に設定して得られたデータ "d" は、第 2のバイナリデータレジスタREG2に転送される。ワ ード線を第3の読み出しレベル1.7Vに下げて得られ たデータ"f"は逆変換論理回路14に転送され、上記 "c"、"d"、"f"の4値データが2ビットデータ に復元されて外部の例えばCPUに出力される。

【0039】図10には、上記データ変換・逆変換機能 回路を同一半導体チップ上に備えた多値フラッシュメモ リMDFMの全体の構成例と、これに接続されるコント ローラCONTとの関係が示されている。コントローラ CONTは、との実施例の多値フラッシュメモリに対し ては、アドレス生成機能とコマンド生成機能を備えるだ けでよいので汎用マイクロコンピュータを用いることが できる。

【0040】図10において、図4と同一符号が付され ている回路部分は同一の機能を有する回路である。すな 40 わち、REG1, REG2はコントローラからの2ビッ トの書き込みデータを取り込むパイナリデータレジス タ、11は取り込まれた2ビットデータを4値データに 変換するデータ変換論理回路、12はFAMOSのよう にフローティングゲートを有する不揮発性記憶素子がマ トリックス状に配設されたメモリアレイ、13は読み出 しデータおよび書き込みデータを保持するセンスラッチ 回路、14はメモリアレイから読み出された4値データ を元の2ビットデータに変換する逆変換論理回路、16 はコントローラCONTから与えられるコマンドを保持 に設定して三回目のデータ読み出しを行ない、ステップ 50 するコマンドレジスタ、17はコマンドレジスタ16に

特開平11-25682

15

取り込まれたコマンドコードをデコードするコマンドデコーダ、18は当該コマンドに対応した処理を実行すべくメモリ内の各回路に対する制御信号を順次形成して出力するシーケンサである。

【0041】特に限定されないが、この実施例の多値フ ラッシュメモリには2つのメモリアレイが設けられ、そ れぞれに対応してセンスラッチ回路13が設けられてい る。各センスラッチ回路13はそれぞれのメモリアレイ 内のワード線を共通にする1行分のメモリセルのデータ を同時に増幅して保持するように構成されており、2つ 10 のセンスラッチ回路13、13に保持された読出しデー タは共通のYデコーダ回路15によって選択されて出力 レジスタ19へ1ビットずつあるいはバイト等の単位で 転送される。出力レジスタ19は保持された読出しデー タは、バッファ回路22を介して外部のCPU等へ出力 される。図4の実施例のセンスラッチ回路13はデータ を転送する際にシフト動作を行なうので、シフトレジス タと同様な機能が必要とされるが、図10のようにYデ コーダ回路15でデータを選択する方式としかつこのY デコーダ回路15がクロックにより選択ビットをシフト して行くような構成とすることで、センスラッチ回路1 3にはシフト機能が不要とすることができる。

【0042】 この実施例の多値フラッシュメモリには、 上記各回路の他、メモリアレイ12からセンスラッチ1 3へ読み出されたデータがオール"0"またはオール

"1"かを判定するオール判定回路20、コントローラ CONTから供給されるリセット信号RESやチップ選 択信号CE、書き込み制御信号WE、出力制御信号○ E、システムクロックSC、コマンド入力かアドレス入 力かを示すためのコマンドイネーブル信号CDE等の外 部制御信号を取り込むバッファ回路21と、アドレス信 号やコマンド信号、データ信号を取り込むバッファ回路 22や上記外部制御信号に基づいて内部回路に対する制 御信号を形成する内部信号発生回路23、バッファ回路 22に取り込まれたアドレスを保持するアドレスレジス タ24、入力データを保持するデータレジスタ25、取 り込まれたアドレスをデコードしてメモリアレイ12内 のワード線を選択する信号を形成するXアドレスデコー ダ26a, 26bおよびワードドライバ27、基板電位 や書き込み電圧、読み出し電圧、ベリファイ電圧等チッ プ内部で必要とされる電圧を発生する内部電源発生回路 28、メモリの動作状態に応じてこれらの電圧の中から 所望の電圧を選択してワードドライバ27等に供給する スイッチング回路29、内部のクロック(CLK2等) を発生するクロック生成回路30、クロックを計数して 書き込みパルス幅等の時間を与えるタイマ回路31、シ ーケンサ16によるメモリの制御状態を示すステータス レジスタ32、Yアドレスを自動的に更新するYアドレ スカウンタ33、不良ビットの位置(アドレス)を保持 する不良アドレスレジスタ34、Yアドレスと不良アド 50 に構成される。 16

レスとを比較する冗長比較回路 3 5、アドレスが一致したときに選択メモリ列を切り換える救済先アドレスを記憶する救済先アドレスレジスタ 3 6 等を備えている。また、この実施例の多値フラッシュメモリは、外部からアクセスが可能か否かメモリの状態を示すレディ/ビジィ信号R/B*を出力するよう に構成されている。

【0043】さらに、この実施例の多値フラッシュメモ リはディスターブやリテンションによりしきい値のばら つき分布の山(図3参照)がなまったときにこれを急峻 にさせる機能(以下、リフレッシュ機能と称する)を備 えている。とのリフレッシュ機能は、書き込みや消去と 同様に外部からコマンドが与えられることにより働くよ うにされており、リフレッシュコマンドがコマンドレジ スタ16に取り込まれると、マイクロプログラム制御方 式のシーケンサ18が起動され、リフレッシュを行なう 構成にされている。とのリフレッシュ動作については後 で詳細に説明する。上記オール判定回路20の判定結果 を示す信号は、シーケンサ18へ供給されるように構成 されており、リフレッシュモード時にオール判定回路2 20 0が読出しデータのオール"0"を判定し、判定結果を 示す信号がシーケンサ18に供給されると、シーケンサ 18はリフレッシュ動作を停止する。また、データ消去 時に、上記オール判定回路20が読出しデータのオール "1"を判定すると、シーケンサ18は消去動作を停止 するように構成されている。

【0044】また、この実施例においては、Xアドレス 系のデコーダがアドレス信号をプリデコーダ26aとメインデコーダ26bで2段階にデコードするプリデコード方式を採用しており、例えばプリデコーダ26aでX アドレスの上位3ビットを先ずデコードして、そのプリデコード信号でワードドライバ27を制御して所望のワード線を選択するようにしている。このようなプリデコード方式を採用することにより、メインデコーダ26bを構成する単位デコーダをメモリアレイのワード線ピッチに合わせて配置して集積度を高め、チップサイズを低減できるようになる。

【0045】なお、上記実施例の多値フラッシュメモリは、図4や図10に示されているように2ビットデータから4値データへの変換とその逆変換を実行する機能回路11、14を同一シリコン基板に備えているが、これらの機能を有する専用のコントローラユニットとして構成する事も可能である。このようにした場合には、多値固有の機能をフラッシュメモリチップに搭載することがないので、チップ面積の増大はなく、また図11に示すように、複数のフラッシュメモリMDFMを一つのコントローラユニットCONTにバスBUSで接続して制御するように構成できるという利点も有している。このコントローラユニットは、上記データ変換・逆変換機能の他にアドレス生成機能やコマンド生成機能を備えるように構成される

(10)

17

【0046】図15はワード線電圧や基板電位Vsub を発生する内部電源発生回路28と、それらを選択して ワードドライブ回路27等に供給するスイッチング回路 29を示したもの、図16はワードドライブ回路27の 構成例を示したものである。内部電源発生回路28はシ ーケンサ18から発生された各種動作モードに対応した 内部制御信号を受けて必要なワード線電圧を発生する。 ワード線電圧を含む内部電源発生回路28の構成及び発 生した電圧を受けるスイッチング回路(ワード線電圧切 線の電圧値の種類が多値用に増加しただけである。

【0047】すなわち、従来の2値のフラッシュメモリ で必要なワード線電圧は、読み出し電圧(2.7V/0 V)、書込み電圧 (-10V, 0V)、書込みベリファ イ電圧(1.5V)、消去電圧(+10V,0V)及び 消去ベリファイ電圧(4.3V,0V)の4種類である のに対し、本実施例の多値フラッシュメモリで必要とさ れるワード線電圧は、読み出し電圧(3.7V, 2.7 V, 1. 7 V, 0 V)、書込み電圧 (-10 V, 0 V)、書込みベリファイ電圧(3.5V,2.5V, 1. 5 V)、消去および消去ベリファイ電圧(10 V, 4. 3 V, 0 V) 及びリフレッシュ電圧 (-10 V, 1 0V, 3. 7V, 3. 5V, 2. 7V, 2. 5V, 1. 7V, 1.5V, 0V)となる。

【0048】上記スイッチング回路29は、シーケンサ 18から発生された各種動作モードに対応した内部制御 信号を受けて、上記内部電源発生回路28で発生された 電圧を動作モードに応じて図16のように構成されたワ ードドライブ回路27の電源端子P1、P2に供給す る。

【0049】図16のワードドライバWDRVは、ワー ド線プリデコード方式を採用した場合のもので、論理選 択回路LOGS1の出力ノードN1に8個の電圧選択回 路VOLS1~VOLS8の入力を共通接続し、また論 理選択回路LOGS2の出力ノードN2に8個の電圧選 択回路VOLS9~VOLS16の入力を共通接続し、 プリデコード信号Xp1、Xp1米~Xp8、Xp8米 によって個々の電圧選択回路を選択するようになってい る。信号XM、XNおよびプリデコード信号Xp1、X pl*~Xp8, Xp8*はアドレスデコーダXDCR (26b)から供給される。このとき電圧選択回路VO LS1~VOLS16は、それに対応する論理選択回路 LOGS1または2が選択レベルの選択信号を出力して も、プリデコード信号にて動作が選択されなければ、そ の他の論理選択回路にて非選択とされるものと同一の電 圧を選択してワード線に供給しなければならない。

【0050】そのために、分離用MOSFETQ56. Q57をプリデコード信号にてスイッチ制御するように する。さらに、当該分離用MOSFETQ56, Q57 がカットオフ状態にされたとき、ワード線に対して非選 50 18

択状態の電圧を出力させるために、上記分離用MOSF ETQ56、Q57と相補的にスイッチ制御されて出力 回路INV2のそれぞれの入力に所定の電圧を供給可能 にするプルアップMOSFETQ58とプルダウンMO SFETQ59とが設けられている。

【0051】図16において、上記信号XMは、8本の ワード線を一組とする8個のワード線群の中からいずれ の群のワード線を選択するか指示する3ビットの信号と みなされる。プリデコード信号Xp1,Xp1*~Xp 替回路)29の構成は従来のものと同様であり、ワード 10 8, Xp8*は各ワード線群に含まれるいずれのワード 線を選択するか指示する相補信号とみなされる。本実施 例に従えば、選択信号SELはハイレベルが選択レベル とされ、プリデコード信号Xp1, Xp1*~Xp8. Xp8*のそれぞれは、ハイレベル、ロウレベルが選択 レベルとされる。

> 【0052】上記ワードドライバWDRVの端子P1に 供給される電圧は消去、書き込み、ベリファイ、読み出 しに使用される5V, 4.3V, 3.7V, 3.5V, 2. 7V, 2. 5V, 1. 7V, 1. 5V, 0Vのよう 20 な電圧Vppであり、端子P2に供給される電圧は書き 込み、リフレッシュに使用される-10Vのような電圧 Vee、回路の接地電位もしくは基準電位としての0 V のような電圧Vssである。

【0053】上記各論理選択回路LOGS1,LOGS 2は、各々XデコーダXDCRの信号を反転するインバ ータ INV1とその出力を伝達もしくは遮断するトラン スファゲートTG1と、XデコーダXDCRの信号を伝 達もしくは遮断するトランスファゲートTG2とにより 構成されている。

【0054】上記電圧選択回路VOLS1~VOLS1 30 6はそれぞれ同一構成にされ、その詳細が代表的に示さ れた電圧選択回路VOLS1のように、端子P3とMO SFETQ52のゲートとの間に設けられたプリデコー ド信号Xpl*によりスイッチ制御されるNチャンネル 型ブルアップMOSFETQ58と、端子P4とMOS FETQ53のゲートとの間に設けられたプリデコード 信号Xplによりスイッチ制御されるPチャンネル型プ ルアップMOSFETQ59とを備え、さらに分離用M OSFETQ56をプリデコード信号Xp1によりスイ ッチ制御し、他方の分離用MOSFETQ57をプリデ コード信号 Xpl*によりスイッチ制御するように構成 されている。上記端子P3およびP4には、電圧Vcc またはVssが供給される。

【0055】次に、図16のワードドライバWDRVの 作用を説明する。表1には各動作モードにおける端子P 1~P4の電圧とワード線電圧が示されている。書き込 みモード、消去モード、読み出しモードの各々の設定の 仕方については説明を省略する。

[0056]

【表1】

特開平11-25682

19

2	O
_	•

	SELECTED	UNSELECTED	XH	Χρ	DE .	₽4	P1 ⊚	P3 O	P2 ©	WORD LINE
ERASE	0		Ĺ	Н	L	Vcc	Vpp	Vcc	Vss	Vpp
		0	н	Н						Vss
		0	L/H	L						Vss
PROGRAM	0		Ł	Н	Н	Vss	Vcc	Vss	Vee	Vee
		0	н	Н						Vcc
		0	L/H	L						Vcc
READ	0		Ĺ	Н	·Ł	Vcc	Vcc	Vcc	Vss	Vcc
		0	Н	Н						Vss
		0	L/H	L						Vss

コマンドにより消去モードが指示されると、端子Plに は電圧Vppが、また端子P2にはVss、端子P3お よびP4には電圧Vccがそれぞれスイッチング回路2 9から供給されるとともに、制御信号DEがロウレベル にされる。また、信号XMが全ピットロウレベルにされ 20 ることにより、ワード線♥1~♥8のいずれかを選択す ることが可能となる。これにより、選択レベル(ハイレ ベル)の選択信号SELが供給されると、インバータI NV 1 およびトランスファゲート TG 1を介してノード N1がロウレベルになり、これがそれぞれの電圧選択回 路VOLS1~VOLS8の入力に与えられる。消去が されるメモリセルがワード線W1 に結合されているメモ リセルである場合、プリデコード信号Xpl, Xpl* ~Xp8, Xp8*は、そのうちXp1, Xp1*だけ がハイレベル、ロウレベルにされる。従って、分離用M 30 OSFETQ56、Q57は電圧選択回路VOLS1だ けがオン状態とされ、ノードN1の信号は電圧選択回路 VOLS1にだけ取り込まれる。このとき、電圧選択回 路VOLS1のプルアップMOSFETQ58およびプ ルダウンMOSFETQ59は、共にカットオフ状態に

【0057】その結果、当該電圧選択回路VOLS1の MOSFETQ52, Q53のゲートには上記ノードN 1の信号が供給される。これによって、出力回路 INV WⅠは端子PⅠの電圧Vppによって充電され始める。 このとき、他方のMOSFETQ53のゲートに供給さ れるロウレベルは、MOSFETQ57の作用によって 当初電圧Vssよりも高いロウレベルにされて、MOS FETQ53は完全にはカットオフされないが、ワード 線W1のレベルの上昇に従ってフィードバックMOSF ETQ55のコンダクタンスが大きくされることによ り、当該MOSFETQ53のゲートが電圧Vssに強 制されてMOSFETQ53は完全にカットオフの状態 になる。従って、消去モードにおいて、選択メモリセル 50 圧が印加されるようにワード線を駆動する。

が結合されているワード線WlはVppまで充電され

【0058】選択信号SELが上記のようにハイレベル にされている場合に、ワード線W1のメモリセルQ1が 消去非選択のメモリセルであるときには、プリデコード 信号Xpl, Xpl*はそれぞれロウレベル、ハイレベ ルにされる。従って、電圧選択回路VOLS1の分離用 MOSFETQ56, Q57は共にオフ状態とされ、ノ ードN1の信号は電圧選択回路VOLS1に取り込まれ ない。このとき、電圧選択回路VOLS1のブルアップ MOSFETQ58およびプルダウンMOSFETQ5 9は、共にオン状態にされる。

【0059】その結果、当該電圧選択回路VOLS1の MOSFETQ52, Q53のゲートには端子P3, P 4からMOSFETQ58、Q59を介してVcc電圧 が供給され、これによって、出力回路INV2のMOS FETQ53がオン状態にされて、ワード線W1は端子 P2を介して電圧Vssに向かって放電され始める。 C のとき、他方のMOSFETQ52のゲートに供給され るハイレベルは、MOSFETQ58のしきい値電圧分 だけ電圧Vccよりも低いため、MOSFETQ52は 完全にはカットオフされないが、オン状態のMOSFE TQ53によってワード線W1のレベルが下がるに従っ **てフィードバックMOSFETQ54のコンダクタンス** 2のMOSFETQ52がオン状態にされて、ワード線 40 が大きくされ、MOSFETQ52のゲートがVppに 強制されてMOSFETQ52は完全にカットオフの状 態になる。従って、消去モードにおいて、非選択のワー ド線W1はVssまで放電される。

> 【0060】書き込みモードが指示された場合や読み出 しモードが指示された場合におけるワードドライバ回路 WDRVの動作は、上記書き込みモード時の動作に準じ ているので詳しい説明は省略するが、スイッチング回路 29から端子P1, P2に供給される電圧によって、選 択メモリセルにそれぞれ図13や図14に示すような電

(12)

21

【0061】次に、本発明の多値フラッシュメモリの第 2の特徴であるリフレッシュ動作を図17を用いて説明 する。一旦データが書き込まれた多値フラッシュメモリ は、図17(1)に示されているように、それぞれしき い値のばらつき分布の山がはっきり分かれているが、そ の後の書込み、読み出し、スタンバイ状態等の動作を繰 返し実行していると、図17(2)のように各しきい値 のばらつきが増大する。その原因としては、たとえばあ るメモリセルに隣接したメモリセルが書き込まれると当 ブや、スタンバイ時における自然リークによるリテンシ ョンなどがある。この現象は1ビットのみを記憶する通 常のフラッシュメモリでも生じ得ることであるが、前記 実施例のように、各しきい値の間隔が狭い多値フラッシ ュメモリにおいては誤動作の原因となるおそれがある。 【0062】そこで、本実施例においては、しきい値の ばらつき分布の山(図3参照)がなまったときにこれを 急峻にさせるリフレッシュ動作を実行するようにしてい る。以下、リフレッシュ動作の手順を説明する。

【0063】図18にリフレッシュ動作の手順をフロー チャートで示す。外部のCPU等からリフレッシュコマ ンドが入力されると、シーケンサ18が起動されて、図 18のフローチャートに従ったリフレッシュ動作が開始 される。リフレッシュ動作が開始されると、先ず、選択 されたワード線に接続されたすべてのメモリセルに対し て、ワード線より弱い消去パルスを印加する(ステップ S21)。この弱い消去パルスの印加により、すべての メモリセルのしきい値は、図17(3)に示すように、 高い側に少しシフトする。特に限定されないが、シフト 量は0.2 V程度である。ここで、弱い消去パルスと は、加えた結果、例えば"10"にあるメモリセルのし きい値が、すぐ上の読み出しレベル3. 7 V を上回らな いような充分に短いパルスを意味する。パルス幅は、シ フトさせたい量に応じて実験的に決定する。

【0064】第2段階では、ワード線電圧を、記憶デー タ"10"に対応した読み出しレベル(3.7V)に設 定して読み出しを行なう(ステップS22)。これによ り、各メモリセルのしきい値に応じてデータが読み出さ れ、センスラッチ回路13により増幅、保持される(ス テップS23)。このときに、ワード線電圧よりも高い 40 しきい値を有するメモリセルに対応するセンスラッチの データは"1"になり、ワード線電圧よりも低いしきい 値を有するメモリセルに対応するセンスラッチのデータ は"0"になる。次に、センスラッチのデータを反転さ せる(ステップS24)。このデータ反転は、図20に 示すような構成のセンスラッチ回路により容易に行なえ る(後述)。

【0065】次に、上記読み出し(ステップS22)よ りも低いベリファイ電圧(最初は3.5V)がワード線

25)。これにより、ベリファイ電圧より低いしきい値 を有するメモリセル (図17(4)符号A) に対応する センスラッチのデータは、"1"から"0"に変わる。 これに対して、ベリファイ電圧よりも高いしきい値を有 するメモリセル(図17(4)符号B)に対応したセン スラッチのデータは"1"のままである。本実施例では これを再書込み対象と判定する。これにより、ステップ S21での弱い消去でしきい値が高い側にシフトされた ときに読み出しレベル(3.7V)に近づき過ぎたメモ 該メモリセルも弱い書込みが生じるいわゆるディスター 10 リセルが特定されたことになる。なお、このとき最も高 いしきい値を有する記憶データ"11"に相当するメモ リセル(図17(4)符号C)に対応したセンスラッチ のデータは、上記反転動作により設定された"0"のま まにされる。このような作用も図20に示すような構成 のセンスラッチ回路により自動的に行なえる(後述)。 【0066】そとで、次に、書き込み電圧を設定してセ ンスラッチのデータが"1"であるメモリセル(図17 (4)符号B)に対して再書込みを行う(ステップS2 7)。その後、書込みレベルに対応したベリファイ電圧 20 を設定してベリファイを行なう(ステップS28,S2 9)。しきい値がベリファイ電圧よりも低くなった時点 でラッチデータは"1"から"0"に変わる。すべての ラッチデータが"0"に変わるまで、書き込みとベリフ ァイを繰り返して"10"データのメモリセルのリフレ ッシュ処理は完了する(ステップS30)。 これによっ て、"10"データのメモリセルのしきい値のばらつき 分布(半値幅)が、図17(5)のように小さくなる。 以後、"01"、"00"のデータを記憶するメモリセ ルに対しても同様のリフレッシュ処理が実行される (ス 30 テップS31)。さらに、しきい値の分布形状の幅をよ り狭くするために、ステップS21~S31を繰り返 し、所定回数終了した時点でリフレッシュが完了する

> 【0067】表2には、上記手順に従ってリフレッシュ を行なった場合に、図17(4)の符号A.B.Cで示 されるようなしきい値を有するメモリセルの読み出しを 行なったときのセンスラッチ回路の保持データの変化が 順に示されている。

[0068]

(ステップS32)。

【表2】

	読出し	反転	ベリファイ	終了時
セルA	0	1	0	0
セルB	0	1	1	0
セルC	1	0	0	0

図19はリフレッシュ動作を実行するタイミングを示す 図である。前述したように、メモリセルのしきい値のば らつきが拡大する原因としては、隣接メモリセルに書込 に設定され、しきい値の判定が実行される(ステップS 50 み/読み出し動作が実行されると隣のメモリセルに弱い

書込み/消去、読み出し動作が実行されることによるデ ィスターブと、自然リークによるリテンションとがあ る。

【0069】ディスターブによるしきい値の変動に対す るリフレッシュ動作の実行タイミングとして、

(1)当該フラッシュメモリがスタンバイ状態(/RES がハイレベル)にあり一定回数の書込み/消去、読み出 し動作が完了後にリフレッシュ動作を実行する。

(2)リセット時にリセット信号(/RES)が活性化さ れると直後にリフレッシュを実行する。

(3)スタンバイ状態から/RESをロウレベルにすると とによりリセット状態になった直後にリフレッシュを実 行する。

(4)電源をオフする直前に予め/RESをロウレベルに し、それを感知してリフレッシュを実行する。

(3)電源をオンし、/RESをハイレベルにした後、リ フレッシュを実行する。などが考えられる。

【0070】一方、リテンションによるしきい値の低下 に対する対策としては、電源投入時にダミーサイクルの 途中、またはスタンバイ状態で一定周期毎にリフレッシ 20 ュを実行することが考えられる。これらのリフレッシュ タイミングはすべて実行するようにしても良いが、いず れかひとつあるいは幾つかを実行するようにしても良 ょう

【0071】なお、上記に説明したリフレッシュ動作は 多値フラッシュメモリに限定されるものではなく、フラ ッシュメモリの電源電圧が今後低電圧化に移行すると、 通常のフラッシュメモリでも、しきい値のばらつきの拡 大は無視し得なくなるのであって、フラッシュメモリの 低電源電圧化対策に有効な機能である。

【0072】図20には、上記メモリアレイ12および センスラッチ回路13の構成例が示されている。メモリ アレイ12は、ワード線と直交する方向に配設され選択 メモリセルの読出し信号が出力されるビット線BLと平 行に配設された共通ドレイン線DLと、共通ソース線S しとの間に、複数 (例えば一括消去可能な128本のワ ード線に対応して128個)のメモリセルMCが並列に 接続されたAND型とされている。共通ドレイン線DL はスイッチMOSFET Q1を介して対応するビット 線BLに接続可能にされ、また共通ソース線SLはスイ ッチMOSFET Q2を介して接地点に接続可能にさ れている。これらのスイッチMOSFET Q1, Q2 のゲート制御信号は、Xアドレス信号とリード/ライト 制御信号に基づいて形成され、データ読出し時(ベリフ ァイ時を含む)に、Vcc(3.3V)のような電位に されることで、スイッチMOSFET Q1, Q2はオ ン状態とされ、オン状態のメモリセルを通してビット線 を放電する。一方、データ書込み時には、ビット線の書 き込み電圧(5V)をメモリセルのドレインに伝えるた め、スイッチMOSFET Q1のゲート制御信号は7

Vのような電位にされ、Q1がオンされる。このとき共 通ソース線SL側のスイッチMOSFETQ2はオフ状

24

【0073】センスラッチ回路13は、各メモリ列に対 応して設けられ左右のメモリアレイのビット線間の電位 差を増幅するCMOS差動型センスアンプSAにより構 成されている。読み出しに先立って選択側のメモリアレ イ(図では左側)のビット線はプリチャージMOS(S ₩21) により1 Vのような電位にプリチャージされ、 10 反対側のメモリアレイ内のビット線はプリチャージMO S(SW22)によって0.5 Vのような電位にプリチ ャージされる。

【0074】かかるプリチャージ状態でワード線WLが 読み出しレベルにされたとき、選択されたメモリセルが 高いしきい値を有しているとビット線は1、0Vを維持 するが、選択メモリセルが低いしきい値を有していると 電流が流れてビット線の電荷が引き抜かれてビット線は 2 Vのような電位になる。この1.0 Vまたは0. 2 V と反対側のビット線の電位0.5 V との電位差をセ ンスアンプSAが検出して増幅することで、読み出しデ ータがセンスアンプSAに保持される。

【0075】上記実施例においては、前述したように、 書き込みを行なうメモリセルが接続されたビット線に対 応したセンスラッチ (センスアンプ) に"1"をセット しておいてワード線に書き込みパルス(-10V)を印 加し、その後書き込みレベルに応じたベリファイ電圧 (1回目は約3.5V)をワード線に設定して、書き込 みパルスが印加されたメモリセルの読み出しを行なう。 そして、書き込み不足のメモリセルからはビット線に読 30 み出しデータとして"1"が読み出されるので、読み出 されたデータを見て書き込み終了か書き込み不足か判定 し、書き込みが終了したビットのセンスラッチ (センス アンプ) のデータを"0" に反転させるようにしてい る。つまり書き込み不足のメモリセルに対応したセンス ラッチ(センスアンプ)にはデータとして"1"を残し ておき、"1"の立っているビットに対応する書き込み 不足のメモリセルに対して再び書き込みパルスを印加す るようにしている。

【0076】また、リフレッシュ動作においてもセンス ラッチに読み出されたデータを反転し、ベリファイを行 なって、"1"の立っているビットに対応するメモリセ ルに対して書き込みパルスを印加するようにしている。 【0077】図20のセンスラッチ回路においては、上 記のような書き込みの際における書き込み終了のメモリ セルに対応したセンスアンプのラッチデータの反転およ び書き込みパルスを印加すべきメモリセルの絞り込みを 容易に行なえるようにするため、センスアンプとメモリ アレイとの間に4個のスイッチSW11, SW12、S W13, SW14からなる反転制御回路30が設ける等 50 の工夫がなされている。以下、このセンスラッチ回路の

(14)

作用について説明する。なお、各ビット線BL上に設け られているスイッチSW21、SW22はビット線プリ チャージ用のスイッチであり、これらは上記スイッチS W11~SW14と共にMOSFETにより構成され る。

【0078】データ読み出しに際しては、先ずスイッチ SW13をオフさせて図20に示すように、ビット線B LとセンスアンプSAとを切り離した状態で、スイッチ SW21、SW22をオンさせて選択側のビット線BL のとき非選択側のビット線は0.5 Vのようなレベルに 充電する。また、センスアンプSAはスイッチSW14 をオンさせてリセット状態にすると共に、0.5Vのよ うな電位を与えておく。さらに、このときスイッチMO SFET Q1, Q2のゲートにVccのような電圧を 与えて、Q1、Q2をオン状態にさせる。

【0079】それから、メモリアレイ12内のいずれか 一つのワード線WLを3.7Vのような選択レベルに設 定する。すると、しきい値がワード線選択レベルよりも 態にされ、当該セルが接続されているビット線BLは、 オン状態のメモリセルを通して共通ソース線SLに向か って電流が流れることによって0.2Vのようなレベル にディスチャージされる。一方、しきい値がワード線選 択レベルよりも高いメモリセル(例えば図17のセル C) はオフ状態にされ、当該セルが接続されているビッ ト線BLは1.0Vのプリチャージレベルを維持する。 【0080】次に、スイッチSW14をオフさせてセン スアンプSAのリセット状態を解除して活性化させると 共に、ビット線BL上のスイッチSW13をオンさせて 30 ビット線BLとセンスアンプSAとを接続する。そし て、センスアンプSAのP-MOS側に電源電圧Vcc を、またN-MOS側に接地電位(OV)を供給する。 それからセンスアンプSAがビット線BL、BL*の電 位差を充分増幅した後、ビット線BL上のスイッチSW 13をオフする。これによって、センスアンプSAは選 択側と非選択側のビット線のレベル差を増幅してデータ を保持した状態となる。

【0081】センスアンプSAのラッチデータを反転さ せる場合には、スイッチSW13をオフさせて、図21 に示すように、ビット線BLとセンスアンプSAとを切 り離した状態で、スイッチSW21、SW22をオンさ せて選択側および非選択側のビット線BLをVcc-V tn (例えば3.3V-0.6V=2.7V) のような レベルにプリチャージする。それから、上記スイッチS W21, SW22をオフしかつスイッチSW11をオン させる。すると、センスアンプSAに保持されているデ ータに応じて、データが"1"ならスイッチSW12が オンされて、当該ビット線BLはビット線反転レベル

26

SAに保持されているデータが"0"ならスイッチSW 12がオフ状態されるため、当該ビット線BLはVcc レベルを維持する。つまり、センスアンプSAの保持デ ータの反転レベルが対応するビット線BLにそれぞれ出 現する。

【0082】ととで、スイッチS₩14を一旦オンさせ てセンスアンプSAをリセットさせた後、スイッチSW 14をオフさせビット線BL上のスイッチSW13をオ ンさせてビット線BLとセンスアンプSAとを接続す を1.0 Vのようなプリチャージレベルに充電する。と 10 る。この間、センスアンプSAのP-MOS側およびN -MOS側の電源電圧は0.5Vに設定しておく。それ から、センスアンプSAのP-MOS側に電源電圧Vc cを、またN-MOS側に接地電位(0V)を供給する とともに、ビット線BL上のスイッチSW13をオフす る。これによって、センスアンプSAは、図22に示す ように、前記反転データ保持状態のビット線のレベルに 応じたデータを保持した状態となる。すなわち、図17 のセルAおよびBに対応したセンスアンプはハイレベル "1"を保持した状態に、またセルCに対応したセンス 低いメモリセル(例えば図17のセルA,B)はオン状 20 アンプはロウレベル"0"を保持した状態となる。いわ ゆる書き込みベリファイと同じ動作である。従って、ビ ット線プリチャージは、センスラッチが "H" の所のみ 行なわなければならない。そこで、スイッチSW11を オンし、ビット線プリチャージ電圧(1)を1Vにする ことで、ビット線BLO、BL1のみ1Vとなる(BL 2は前もって0 Vにリセットしておく)。

> 【0083】次に、ビット線BL上のスイッチSW13 をオフしたままスイッチSW21, SW22をオンさせ て、選択側のビット線BLを1.0Vのようなプリチャ ージレベルに、また非選択側のビット線は0.5 Vのよ うなレベルに充電する。その後、選択ワード線に先の読 み出しレベル(3.7V)よりも若干低い3.5Vのよ うなベリファイ電圧を印加する。すると、しきい値がワ ード線選択レベルよりも低いメモリセル (例えば図17 のセルA)はオン状態にされ、当該セルが接続されてい るビット線BLはO. 2Vのようなレベルにディスチャ ージされる。一方、しきい値がワード線選択レベルより も高いメモリセル (例えば図17のセルB) はオフ状態 にされ、当該セルが接続されているビット線BLはプリ 40 チャージレベル 1 V を維持する。また、とのとき最も高 いしきい値を有するデータ"11"に相当するメモリセ ル(図17のセルC)が接続されたビット線はもともと ロウレベルすなわち"0"を保持した状態にあるため、 ワード線が選択レベルにされたときにオフ状態であって もロウレベルである(図23)。

【0084】従って、との状態でセンスラッチをリセッ トした後、ビット線BL上のスイッチSW13をオンさ せると、データ"11"に相当するメモリセル(図17 のセルC)が接続されたビット線に対応するセンスアン (OV) にディスチャージされる。一方、センスアンプ 50 プおよびワード線選択レベルよりも低いしきい値のメモ

リセル (図17のセルA) が接続されたビット線に対応 するセンスアンプはロウレベル"0"を保持し、ワード 線選択レベルよりも高いしきい値のメモリセル (図17 のセルB) が接続されたビット線に対応するセンスアン プはハイレベル"1"を保持することとなる。本実施例 ではこのセンスアンプの保持データを使用して、書き込 み動作に移行して選択ワード線に書き込みパルス(-1 0 V)を印加することでセンスアンプの保持データが "1"に対応するメモリセルのしきい値を下げるように している。

【0085】書き込みパルス印加後、再びワード線を選 択レベルに設定して読み出しを行なうと、しきい値がワ ード線ベリファイレベルよりも低くなったメモリセルの ビット線のレベルはロウレベルすなわち"0" に変わ り、書き込み不足のメモリセルが接続されたビット線は ハイレベル"1"を維持する。従って、これをセンスア ンプでラッチして再び書き込みを行なうことでセンスラ ッチの保持データが"1" に対応するメモリセルのみし きい値を下げ、しきい値の分布形状を急峻にすることが できる。センスアンプSAの保持データは、Yデコーダ 20 15の出力信号によってオン、オフされるいわゆるカラ ムスイッチおよび共通I/O線を経て前述のオール判定 回路20に供給され、オール"0"になった否か判定さ れる。そして、オール"0"になるとデータ"10"の メモリセルに対するリフレッシュを"終了し、データ "01"、"00"のメモリセルに対するリフレッシュ を行う。

【0086】なお、前述した書き込みモードにおける書 き込み不足のメモリセルに対する再書き込み動作は、リ フレッシュ動作の際のセンスラッチ回路13による上記 30 データに変換する方式およびその逆変換として図1 書き込み動作と同一である。

【0087】以上説明したように、上記実施例において は、データ書き込み時には複数ビットのデータをデータ 変換論理回路によりそのビットの組合せに応じたデータ (多値データ) に変換して、変換されたデータをメモリ アレイのビット線に接続されたラッチ回路に順次転送 し、該ラッチ回路に保持されたデータに応じて書き込み パルスを生成して選択状態の記憶素子に印加すること で、多値データに対応したしきい値を有する状態にさせ るとともに、データ読み出し時には読み出し電圧をそれ 40 ぞれのしきい値の中間に変化させて記憶素子の状態を読 み出して多値データを記憶するレジスタに転送させて保 持させ、該レジスタに記憶された多値データに基づいて 逆データ変換論理回路により元のデータを復元させるよ うにしたので、メモリアレイの周辺回路の規模を比較的 小さく押さえることができるとともに、書込み動作にお いては、ワード線のベリファイ電圧値を消去のためのワ ード線電圧に近い側から遠ざかる方向に所定の値だけ順 次変更することにより、書込みパルス総数すなわち書込

ラッシュメモリの方式と比べて小さくすることができ、 短時間での書込み動作が実現できるという効果がある。 【0088】また、メモリアレイ内の記憶素子に対して 弱い消去動作を実行した後、ワード線を読み出しレベル よりも低くかつベリファイレベルよりも高いしきい値を 有する記憶素子を検出して該記憶素子のしきい値がベリ ファイ電圧よりも低い値になるように書込みを実行する ととで、各入力データに対応して書き込まれた記憶素子 のしきい値電圧のばらつき分布形状の広がりを狭くする 10 ようにしたので、ディスターブやリテンション等により 広がった記憶素子のしきい値電圧のばらつき分布形状を 書込み完了直後とほぼ同等の急峻な形状に戻すことがで

28

【0089】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は上記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。例えば、上 記実施例では、一つのメモリセルのしきい値を4段階に 設定して4値のデータを記憶させるようにしているが、 しきい値は3段階あるいは5段階以上に設定することも 可能である。

きるという効果がある。

【0090】また、実施例では、リフレッシュ時の読み 出しデータの反転、書き込み対象のメモリセルの絞り込 み等をセンスラッチ回路のみを用いて行なえるように構 成したが、読み出しデータを保持するレジスタやその内 容を反転する等の論理演算を行なって書き込み対象のメ モリセルの絞り込みを行なう論理回路を設けるようにし ても良い。

【0091】さらに、実施例では2ビットデータを4値

(2) に示すような3種類の演算を行なっているが、論 理演算は図1に示すものに限定されず、結果として

"1"の立っているビットの個数の異なるデータが得ら れるものであればよい。また、データ逆変換のための演 算も図2のものに限定されず、元の2ビットデータを復 元できるものであればどのような演算であっても良いし 演算の種類も1つでなく2以上であっても良い。

【0092】各メモリセルに対する書き込み方式も実施 例のように、一旦消去を行なってしきい値を高くした後 に書き込みパルスでしきい値を下げる方式に限定され ず、書き込みパルスでしきい値を高くする方式等であっ ても良い。また、実施例では、データ"1"を保持する センスラッチに対応するメモリセルに書き込みを行なっ てしきい値を変化させているが、データ"0"を保持す るセンスラッチに対応するメモリセルに書き込みを行な ってしきい値を変化させるようにしても良い。

【0093】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野である一括消 去型フラッシュメモリに適用した場合について説明した み時間を、ベリファイ電圧をランダムに設定する多値フ 50 が、との発明はそれに限定されるものでなく、FAMO

Sを記憶素子とする不揮発性記憶装置一般さらには複数 のしきい値を有するメモリセルを備えた半導体記憶装置 に広く利用することができる。

[0094]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。

【0095】すなわち、回路の規模の増大を最少に抑 え、かつ短時間で髙精度の書込み、読み出し、消去動作 が可能な多値記憶型不揮発性記憶装置を実現することが 10 ある。 できるとともに、記憶素子のしきい値ばらつき分布形状 を急峻化させ低電圧での安定した動作が可能な不揮発性 記憶装置を実現することができる。

【図面の簡単な説明】

【図1】 この発明に係る1メモリセルに書き込まれる/ 読み出される2ビットデータを各メモリセルに物理的に 書込み/読み出されるレベルである4値データに変換す る演算の一実施例を示す説明図である。

【図2】データ変換論理回路により変換された4値デー タを元の2ビットデータに逆変換する演算の一実施例を 20 始時の回路状態図である。 示す説明図である。

【図3】上記4値データとメモリセルのしきい値との関 係を示す説明図である。

【図4】本発明に係る多値フラッシュメモリの一実施例 の概略を示すブロック図である。

【図5】実施例の多値フラッシュメモリの書込み手順を 示すフローチャートである。

【図6】実施例の多値フラッシュメモリの書込み動作波 形を示すタイミングチャートである。

【図7】実施例の多値フラッシュメモリの書込み方式と 30 REG1,REG2 レジスタ 他の書込み方式との違いを示す説明図動作波形を示す

【図8】実施例の多値フラッシュメモリの読出し手順を 示すフローチャートである。

【図9】実施例の多値フラッシュメモリの読出し動作波 形を示すタイミングチャートである。

【図10】実施例の多値フラッシュメモリ全体の構成例 を示すブロック図である。

【図11】多値メモリ固有の2ビットデータと4値デー タとの変換機能をコントローラに持たせた実施例におけ るシステムの構成例を示すブロックである。

【図12】実施例のフラッシュメモリに使用されるメモ リセルの構造および書き込み時の電圧状態を示す模式図 である。

【図13】実施例のフラッシュメモリに使用されるメモ リセルの消去時の電圧状態を示す模式図である。

30

【図14】実施例のフラッシュメモリに使用されるメモ リセルの読み出し時の電圧状態を示す模式図である。

【図15】内部電源発生回路と発生された電圧を選択し てワードドライブ回路等に供給するスイッチング回路を 示した説明図である。

【図16】ワードドライブ回路の構成例を示す回路図で

【図17】実施例の多値フラッシュメモリのリフレッシ ュ方法を示す説明図である。

【図18】実施例の多値フラッシュメモリのリフレッシ ュ手順を示すフローチャートである。

【図19】リフレッシュ実行時の動作波形を示すタイミ ングチャートである。

【図20】実施例のセンスラッチ回路の構成例を示す回 路図である。

【図21】センスラッチ回路の作用を示すデータ反転開

【図22】センスラッチ回路の作用を示すデータ反転終 了時の回路状態図である。

【図23】センスラッチ回路の作用を示すベリファイ時 の回路状態図である。

【符号の説明】

11 データ変換論理回路

12 メモリアレイ

13 センスラッチ回路

14 逆変換論理回路

XDCR Xアドレスデコーダ

WDRY ワードドライブ回路

LOGS 論理選択回路

VOLS 電圧選択回路

SA センスアンプ

BL ビット線


WL ワード線

. MC メモリセル

"11" データのメモリセル(しきい値約5V)

40 B "10" データのメモリセル (しきい値約3.6V)


C"10"データのメモリセル(しきい値約3.2V)




(18)

特開平11-25682


【図4】




【図6】





【図7】



(19)










(20)

【図10】




(21)







(22)




(23)










(26)

特開平11-25682



【手続補正書】

【提出日】平成10年6月29日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】

多値メモリおよび半導体記憶装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

4) 4) H *

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 複数のメモリセルを含むメモリアレイを 有し、

上記各メモリセルは消去レベル、第1記録レベル、第2記録レベルの少なくとも3つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第1記録レベルおよび第2記録レベルに設定すべき メモリセルを第1記録レベルに遷移させる第1の書き込み 動作を行い、

次に、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第2の書き込み動作を行うこと を特徴とする多値メモリ。

【請求項2】 上記各メモリセルは消去レベル、第1記録レベル、第2記録レベル、第3記録レベルの少なくとも4つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され。

上記第1記録レベルと第3記録レベルの間に上記第2記録 レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第1記録レベル、第2記録レベルおよび第3記録レベルに設定すべきメモリセルを第1記録レベルに遷移させる第1の書き込み動作を行い、

次に、第2記録レベルおよび第3記録レベルに設定すべき メモリセルを第2記録レベルに遷移させる第2の書き込み 動作を行い。

最後に、第3記録レベルに設定すべきメモリセルのみを 第3記録レベルに遷移させる第3の書き込み動作を行うこ とを特徴とする請求項1記載の多値メモリ。

【請求項3】 上記メモリセルはフラッシュメモリセルであり、上記記録レベルは上記メモリセルの有するしきい値電圧であるととを特徴とする請求項2記載の多値メチリ

【請求項4】 上記消去レベルは第1記録レベルよりも 高いしきい値電圧であることを特徴とする請求項3記載 の多値メモリ。

【請求項5】 上記消去レベルは情報"11"を表し、上記第3記録レベルは情報"00"を表すことを特徴とする請求項2記載の多値メモリ。

【請求項6】 上記第1の書き込み動作の後にメモリセルを読み出してその状態をチェックする第1のペリファイ動作を行い、

上記第2の書き込み動作の後にメモリセルを読み出して その状態をチェックする第2のベリファイ動作を行うこ とを特教とする請求項1記載の多値メモリ。

【請求項7】 上記第1のベリファイ動作においてメモリセルに与える信号と、上記第2のベリファイ動作においてメモリセルに与える信号が異なることを特徴とする請求項配載の多値メモリ。

【請求項8】 複数のメモリセルを含むメモリアレイを 有し.

上記各メモリセルは消去レベル、第1記録レベル、第2記録レベルの少なくとも3つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第1記録レベルに設定すべきメモリセルのみを第1 記録レベルに遷移させる第1の書き込み動作を行い、

次に、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第2の書き込み動作を行うこと を特徴とする多値メモリ。

【請求項9】 上記各メモリセルは消去レベル、第1記録レベル、第2記録レベル、第3記録レベルの少なくとも4つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され、

上記第1記録レベルと第3記録レベルの間に上記第2記録 レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第1記録レベルに設定すべきメモリセルのみを第1 記録レベルに遷移させる第1の書き込み動作を行い、

次に、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第2の書き込み動作を行い、

最後に、第2記録レベルに設定すべきメモリセルのみを 第3記録レベルに遷移させる第3の書き込み動作を行うと とを特徴とする請求項8記載の多値メモリ。

【請求項10】 上記メモリセルはフラッシュメモリセルであり、上記記録レベルは上記メモリセルの有するしきい値電圧であることを特徴とする請求項8記載の多値メモリ。

【請求項 l 1】 複数のメモリセルを含むメモリアレイ を有し、

上記各メモリセルは消去レベル、第1記録レベル、第2記録レベル、第3記録レベルの少なくとも4つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され、

上記第1記録レベルと第3記録レベルの間に上記第2記録

レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第1の書き込み動作を行い、

次に、第1記録レベルに設定すべきメモリセルのみを第1 記録レベルに遷移させる第2の書き込み動作を行い、

最後に、第3記録レベルに設定すべきメモリセルのみを 第3記録レベルに遷移させる第3の書き込み動作を行うことを特徴とする多値メモリ。

【請求項12】 複数のメモリセルを含むメモリアレイを有し、

上記各メモリセルは消去レベル、第1記録レベル、第2記録レベル、第3記録レベルの少なくとも4つの状態に設定することによりデータを書き込み可能であり、

上記消去レベルと第2記録レベルの間に上記第1記録レベルが設定され、

上記第1記録レベルと第3記録レベルの間に上記第2記録 レベルが設定され、

上記メモリアレイに対して所定のデータを書き込む際に は、

まず、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第1の書き込み動作を行い、

次に、第3記録レベルに設定すべきメモリセルのみを第3 記録レベルに遷移させる第2の書き込み動作を行い、

最後に、第1記録レベルに設定すべきメモリセルのみを 第1記録レベルに遷移させる第3の書き込み動作を行うことを特徴とする多値メモリ。

【請求項13】 上記メモリセルはフラッシュメモリセルであり、上記記録レベルは上記メモリセルの有するしきい値電圧であることを特徴とする請求項11または12記載の多値メモリ。

【請求項14】 電気的書込み消去を可能とし、3つの記憶状態"0"、"1"、"2"を保持し得る複数のメモリセルを有するメモリアレイと、

該複数のメモリセルの記憶状態を変更するために上記メモリセルに書き込み動作を行う書込み回路を有し、 該書込み回路は上記メモリセルに記憶状態 "2" を保持させる際には、記憶状態 "1" とするための書込み動作を行った後、更に、記憶状態 "1" から記憶状態 "2" とするための書込み動作を行うことを特徴とする半導体記憶装置。

【請求項15】 電気的書込み消去を可能とし、3つのしきい値により3つの記憶状態"0"、"1"、"2"を保持し得る複数のメモリセルを有するメモリアレイと

該複数のメモリセルの記憶状態を変更するために上記メモリセルに書き込み動作を行う書込み回路を有し、上記"1"に対応するしきい値は、上記"0"に対応するしきい値との間に存在

し、

該書込み回路は上記メモリセルに記憶状態 "2" を保持させる際には、記憶状態 "1" とするための書込み動作を行った後、更に、記憶状態 "1" から記憶状態 "2" とするための書込み動作を行うことを特徴とする半導体記憶装置。

【請求項16】 上記書込み回路は"0"の状態にある 複数のメモリセルに情報を記録する際には、該"0"の 状態にある複数のメモリセルの一部のみを"1"の状態 に変化させた後、"1"の状態にある複数のメモリセル の一部のみを"2"の状態に変化させるための書込み動 作を行う請求項2の半導体記憶装置。

【請求項17】 電気的書込み消去を可能とし、3つのしきい値により3つの記憶状態"0"、"1"、"2"を保持し得る複数のメモリセルを有するメモリアレイと、

該複数のメモリセルの記憶状態を変更するために上記メモリセルに書き込み動作を行う書込み回路を有し、上記"1"に対応するしきい値は、上記"0"に対応するしきい値との間に存在し、"2"に対応するしきい値との間に存在し、

該書込み回路は"0"の状態にある複数のメモリセルに情報を記録する際には、該"0"の状態にある複数のメモリセルの一部のみを"1"の状態に変化させる書込み動作を行った後、"0"の状態にある複数のメモリセルの一部のみを"2"の状態に変化させる書込み動作を行うことを特徴とする半導体記憶装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものを概要を簡単に説明すれば、下 記のとおりである。すなわち、例えばしきい値に応じて 情報を記憶するようにされた多値情報を記憶可能なメモ リセル(記憶素子)を備えた多値メモリにおいて、複数 のメモリセルを含むメモリアレイを有し、上記各メモリ セルは消去レベル、第1記録レベル、第2記録レベルの少 なくとも3つの状態に設定することによりデータを書き 込み可能であり、上記消去レベルと第2記録レベルの間 に上記第1記録レベルが設定され、上記メモリアレイに 対して所定のデータを書き込む際には、まず、第1記録 レベルおよび第2記録レベルに設定すべきメモリセルを 第1記録レベルに遷移させる第1の書き込み動作を行い、 次に、第2記録レベルに設定すべきメモリセルのみを第2 記録レベルに遷移させる第2の書き込み動作を行うよう にした。

【手続補正4】

(29)

特開平11-25682

【補正対象書類名】明細書 【補正対象項目名】0010 【補正方法】変更 【補正内容】

【0010】上記した手段によれば、メモリアレイの周辺回路規模を比較的小さく押さえることができるとともに、書込み動作においては、ワード線のベリファイ電圧値を消去のためのワード線電圧に近い側から遠ざかる方向に所定の値だけ順次変更する(図3(1)→(4)参照)ことにより、書込みパルスの総数すなわち書込み時間は、ベリファイ電圧をランダムに設定する多値フラッシュメモリの方式に比べて小さくすることができ、短時間での書込み動作が実現できる。

【手続補正5】

【補正対象書類名】明細書 【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】また、上記メモリセルはフラッシュメモリセルであり、上記記録レベルは上記メモリセルの有するしきい値電圧である場合に、上記消去レベルは第1記録レベルよりも高いしきい値電圧とする。これにより、書込み前に各メモリセルを一旦消去レベルにすることによって、しきい値のばらつきを小さくすることができるとともに、一括消去でしきい値を高い状態に持っていくことができる。